芯片设计——CMOS模拟集成电路版图设计与验证:基于Cadence IC 6.1.7 第2版

图书信息

作者	陈铖颖,陈黎明,蒋见花,王兴华
出版社	机械工业出版社
ISBN	9787111737803
出版时间	2023-11-23
字数	21.2万
分类	蒋见花,王兴华,机械工业出版社,科技,工业技术,航空,电子

读书简介

本书聚焦CMOS模拟集成电路版图设计领域，从版图的基本概念、设计方法和EDA工具手，循序渐介绍了CMOS模拟集成电路版图规划、布局、设计到流片的全流程；详尽地介绍了目前主流使用的模拟集成电路版图设计和验证工具——Cadence IC 6.1.7与Siemens EDA Calibre Design Solutions (Calibre)；同时展示了运算放大器、带隙基准源、低压差线性稳压器、模－数转换器等典型模拟集成电路版图的设计实例，并结合实例对LVS验证中的典型案例行了归纳和总结；最后对集成电路设计使用的工艺设计工具包内容，以及参数化单元建立方法行了讨论。

目录

第2版前言

第1版前言

第1章 先进集成电路器件

1.1 概述

1.2 平面全耗尽绝缘衬底上硅（FD-SOI）MOSFET

1.3 FinFET

1.4 碳基晶体管

1.5 版图相关效应

1.6 基于gm/ID的设计方法

第2章 CMOS模拟集成电路版图基础

2.1 CMOS模拟集成电路设计流程

2.2 CMOS模拟集成电路版图定义

2.3 CMOS模拟集成电路版图设计流程

2.4 版图设计通用规则

2.5 版图布局

2.6 版图布线

2.7 CMOS模拟集成电路版图匹配设计

第3章 Cadence Virtuoso 6.1.7版图设计工具

3.1 Cadence Virtuoso 6.1.7界面介绍

3.2 Virtuoso基本操作

第4章 Siemens EDA Calibre版图验证工具

4.1 Siemens EDA Calibre版图验证工具简介

4.2 Siemens EDA Calibre版图验证工具调用

4.3 Siemens EDA Calibre DRC验证

4.4 Siemens EDA Calibre nmLVS验证

4.5 Siemens EDA Calibre寄生参数提取（PEX）

第5章 Calibre验证文件

5.1 Virtuoso Techfile

5.2 Virtuoso Layer Map

5.3 Virtuoso Symbol CDF

5.4 SVRF语言

5.5 DRC rule

5.6 LVS（PEX）rule

第6章 CMOS模拟集成电路版图设计与验证流程

6.1 设计环境准备

6.2 单级跨导放大器电路的建立和前仿真

6.3 跨导放大器版图设计

6.4 跨导放大器版图验证与参数提取

6.5 跨导放大器电路后仿真

6.6 输入输出单元环设计

6.7 主体电路版图与输入输出单元环的连接

6.8 导出GDSII文件

第7章 运算放大器的版图设计

7.1 运算放大器基础

7.2 运算放大器的基本特性和分类

7.3 单级折叠共源共栅运算放大器的版图设计

7.4 两级全差分密勒补偿运算放大器的版图设计

7.5 电容—电压转换电路版图设计

第8章 带隙基准源与低压差线性稳压器的版图设计

8.1 带隙基准源的版图设计

8.2 低压差线性稳压器的版图设计

第9章 模-数转换器版图设计

9.1 性能参数

9.2 模-数转换器的结构及版图设计

9.3 混合信号集成电路版图设计

第10章 标准输入输出单元库版图设计

10.1 标准输入输出单元库概述

10.2 输入输出单元库基本电路结构

10.3 输入输出单元库版图设计

第11章 Calibre LVS常见错误解析

11.1 LVS错误对话框（RVE对话框）

11.2 误连接

11.3 短路

11.4 断路

11.5 违反工艺原理

11.6 漏标

11.7 元件参数错误

第12章 工艺设计工具包

12.1 PDK概述

12.2 输入输出单元库

12.3 模拟PDK文件包

12.4 逻辑PDK文件包

12.5 工艺设计工具包开发简述

参考文献